超高速低压 CMOS CML缓冲器和锁存器的设计 摘要 -一个超高速电流模式逻辑（ CML）的综合研究和新型再生 CML锁存器的设计将会被说 明。首先，提出一种新的设计过程，系统地设计了一个锥形的 CML缓冲器链。接下来，将 介绍两个高速再生锁存电路， 能够在超高速数据速率运行。 实验结果表明， 这种新的锁存结 构相比传统的 CML锁存电路在超高频率有更高的性能。它也表明，无论是通过实验以及使 用效率的分析模型，为什么 CML缓冲器优于 CMOS反相器在高速低压的应用。 1. 引言 电信网络传输的数据量迅速增长， 最近引起对千兆通信网络的高速电路设计的重视。 波 分复用（ WDM）和时分多路复用（ TDM）将是发达国家在下一代传输系统使用的。大量的 容量传输实验已经使用每一个通道数据速率为 10Gb/s 的用于 SONET OC-192和 40Gb/s 的用 于 SONET OC-768的