一种用于14bit 50MHz流水线模数转换器的CMOS采样开关
一种用于14bit 50MHz流水线模数转换器的CMOS采样开关
73 4.8
23 2021-04-28
pdf | 1.1MB | 7页
正文 简介
分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
热门商品
- 2025-01-15 13510119*** 10KB 4.5
- 2025-01-15 13510119*** 17KB 4.5
- 2025-01-15 13510119*** 498KB 5
- 2025-01-14 13438009*** 3.6MB 4.5
- 2025-01-14 13438009*** 14.7MB 4.5
- 2025-01-14 13438009*** 7.9MB 4.5
- 2025-01-14 13438009*** 5.2MB 4.5
- 2025-01-14 13438009*** 38KB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买