实现FPGA高效动态可重配置的触发器电路
实现FPGA高效动态可重配置的触发器电路
99 4.4
33 2021-04-28
pdf | 1.2MB | 7页
正文 简介
设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
热门商品
- 2023-04-21 BUHb313534361*** 24KB 4.5
- 2023-04-21 BUHb313534361*** 42KB 4.5
- 2023-04-14 BUHb313534361*** 44KB 4.5
- 2023-04-12 chenzhipan20010*** 90KB 4.5
- 2023-04-12 chenzhipan20010*** 52KB 5
- 2023-03-06 18826288*** 576KB 5
- 2023-02-14 18826288*** 1.5MB 5
- 2022-09-16 Hc4Bq15738896*** 15KB 5
- 2022-09-07 jiang2*** 39KB 4.5
- 2022-09-07 jiang2*** 10.3MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买