基于FPGA和多DSP的多总线并行处理器设计
基于FPGA和多DSP的多总线并行处理器设计
112 4.5
32 2021-09-10
pdf | 233KB | 未知
正文 简介
设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
热门商品
- 2024-11-27 13918381*** 116KB 4.5
- 2024-11-26 13510119*** 40KB 5
- 2024-11-25 13331119*** 1.6MB 5
- 2024-11-25 13331119*** 18KB 4.5
- 2024-11-22 13918381*** 442KB 5
- 2024-11-22 13918381*** 96KB 4.5
- 2024-11-21 13817627*** 30KB 4.5
- 2024-11-20 15905599*** 14.0MB 5
- 2024-11-19 13905113*** 18KB 4.5
- 2024-11-19 13905113*** 44KB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买