第 34卷第 4期 电 子 与 信 息 学 报 Vol.34No.4
2012 年 4 月 Journal of Electronics & Information Technology Apr. 2012
基于并行完备检测的高速异步流水线设计
杨延飞
*①
杨银堂
①
朱樟明
①
周 端
②
①
(西安电子科技大学微电子研究所 西安 710071)
②
(西安电子科技大学计算机学院 西安 710071)
摘 要:为了有效地提升异步零协议逻辑 (NCL) 流水线的吞吐量,该文提出一种多阈值并行完备流水线。 采用独特
的半静态零协议阈值门建立异步组合逻辑, 使数据串行传输的同时每级流水线数据处理和完备检测并行进行, 以串
并结合的工作方式提升吞吐量。同时新阈值门的使用降低了流水线空周期时的静态功耗。基于 SMIC 0.18 μm 标准
CMOS 工艺对所提出的流水线进行了分析