贵州大学实验报告 学院： 计算机科学与信息学院 专业：信息安全 班级：信息 111 姓名 学号 实验组 实验时间 指导教师 成绩 实验项目 名称 组合逻辑电路的设计 实 验 目 的 1.学习组合逻辑电路的设计，进一步了解、熟悉和掌握 Quartus II 的使用方法。 2.学习 Verilog HDL 的编程方法。 3.学会使用 Vector Wave 进行波形仿真。 实 验 仪 器 软件： Altera Quartus II 9.0 集成开发环境 实 验 步 骤 1.启动 Quartus II ,建立项目文件并输入设计源文件。 2.对设计文件进行编译。 3.对设计文件进行功能仿真并观察输入，输出波形，以验证逻辑功能是否正确。 4.下载验证。 实 验 内 容 编写需设计的任一组合逻辑电路的 Verilog 代码并仿真 1、 设计一个 7 人表决器 要求：（1）若同意的人数超过半数时，输出