数字BPM时钟锁相电路的设计与实现

数字BPM时钟锁相电路的设计与实现

79 4.5
27 2021-04-27
pdf | 2.9MB | 6页
正文 简介
为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统.根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求.测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础.
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
秋***
秋***
服务: 4.6
数据量: 6
人气: 288
擅长:土建 给排水 暖通

您可能感兴趣

原价: 100 积分
立即购买

老客限时专享

优惠券专享

恭喜您获得500元优惠券