时序电路——电子钟的设计

时序电路——电子钟的设计

103 4.7
38 2021-04-27
pdf | 191KB | 2页
正文 简介
时序逻辑电路(Sequential Logic Circuit)输出不仅取决于当前输入信号,而且取决于电路之前所处的状态。基本的时序电路单元有触发器(D、JK、T等触发器)、锁存器、计数器等。VHDL中,时序电路通过process(clk)和if clk’eventand clk=‘1’then边沿检测语句实现触发器风格的电路;具有非完分支的if、case语句形成锁存器电路。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
wanl***
wanl***
服务: -
数据量: 6
人气: -
擅长:土建 装饰 电气 给排水

您可能感兴趣

原价: 100 积分
立即购买

老客限时专享

优惠券专享

恭喜您获得500元优惠券