基于时序电路的移位相加型8位硬件乘法器设计

基于时序电路的移位相加型8位硬件乘法器设计

108 4.8
25 2021-04-27
pdf | 297KB | 2页
正文 简介
由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
醉***
醉***
服务: -
数据量: 4
人气: -
擅长:装饰 市政 电气

您可能感兴趣

原价: 100 积分
立即购买