CMOS集成电路中电源和地之间的ESD保护电路设计
CMOS集成电路中电源和地之间的ESD保护电路设计
105 4.5
30 2021-04-27
pdf | 266KB | 4页
正文 简介
讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明:在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时,该保护电路不会导通,因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
13957419***
服务： -
数据量： 7
人气： -
擅长：土建 装饰 园林 电气
热门商品
- 2023-04-21 BUHb313534361*** 24KB 4.5
- 2023-04-21 BUHb313534361*** 42KB 4.5
- 2023-04-14 BUHb313534361*** 44KB 4.5
- 2023-04-12 chenzhipan20010*** 90KB 4.5
- 2023-04-12 chenzhipan20010*** 52KB 5
- 2023-03-06 18826288*** 576KB 5
- 2023-02-14 18826288*** 1.5MB 5
- 2022-09-16 Hc4Bq15738896*** 15KB 5
- 2022-09-07 jiang2*** 39KB 4.5
- 2022-09-07 jiang2*** 10.3MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买