基于CPLD的时间控制器设计

基于CPLD的时间控制器设计

84 4.6
21 2021-04-28
pdf | 976KB | 4页
正文 简介
以CPLD(复杂可编程逻辑器件)为核心的时间控制器与传统时间控制器相比,具有外围电路少、集成度高、可靠性强等优点。该时间控制器的设计是以VHDL为开发工具,以MAX+PLUSⅡ为软件平台,采用模块化设计。该控制器具有数字时钟功能,又有定时器功能,能方便灵活地设置开启时间和关闭时间,在路灯、广告灯箱、霓虹灯等处具有广泛的应用。文中给出了部分模块的VHDL源程序及仿真图。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
mkj***
mkj***
服务: -
数据量: 7
人气: -
擅长:土建 装饰 园林 电气

您可能感兴趣

原价: 100 积分
立即购买

老客限时专享

优惠券专享

恭喜您获得500元优惠券