基于VHDL和MAX+plusⅡ的时钟脉冲控制器的设计与仿真
"时钟脉冲控制器"是指能够控制时钟脉冲按照预定的数目、完整无缺地发出的电路.文章介绍了在MAX+p lusⅡ平台下用VHDL语言进行时钟脉冲控制器设计的主要流程、VHDL程序及仿真波形,通过仿真波形验证了设计的正确性.
开通会员