基于VHDL和MAX+plusⅡ的时钟脉冲控制器的设计与仿真

基于VHDL和MAX+plusⅡ的时钟脉冲控制器的设计与仿真

81 4.3
26 2021-04-28
pdf | 776KB | 4页
正文 简介
"时钟脉冲控制器"是指能够控制时钟脉冲按照预定的数目、完整无缺地发出的电路.文章介绍了在MAX+p lusⅡ平台下用VHDL语言进行时钟脉冲控制器设计的主要流程、VHDL程序及仿真波形,通过仿真波形验证了设计的正确性.
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
zdk***
zdk***
服务: -
数据量: 5
人气: -
擅长:土建 装饰 园林 电气

您可能感兴趣

原价: 100 积分
立即购买