高精度∑-△音频DAC省面积插值器的设计与ASIC实现

高精度∑-△音频DAC省面积插值器的设计与ASIC实现

71 4.5
38 2021-04-28
pdf | 379KB | 4页
正文 简介
介绍了一种用于∑-△音频DAC中能有效节省面积的插值器设计与ASIC实现方法。阐述了插值器的基本原理及常用设计方法。针对单级多倍插值器电路硬件消耗较大的问题,提出了4级级联多倍插值器结构和串行计算的电路架构。采用Synopsys和Cadence公司的EDA工具进行了完整的硬件电路设计、仿真和版图设计。芯片留片采用VIS公司3.3V,0.35#m的CMOS工艺。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
yzy28397***
yzy28397***
服务: -
数据量: 6
人气: -
擅长:土建 给排水 暖通

您可能感兴趣

原价: 100 积分
立即购买