一种基于多数决定门的新型全加器的设计
一种基于多数决定门的新型全加器的设计
91 4.5
27 2021-04-28
pdf | 1013KB | 5页
正文 简介
在对现有全加器电路研究分析的基础上,提出了一种基于低功耗XOR/XNOR电路和多数决定门的新型高性能全加器电路。多数决定门采用输入电容和静态CMOS反相器实现,降低了电路的功耗,提高了运算速度。采用TSMC 0.18 μm CMOS工艺器件参数,对全加器进行Spectre仿真。结果表明,在2.4 V到0.8 V电源电压范围内,与已有的全加器相比,新全加器在功耗和延迟上都有较大程度的改进。
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
热门商品
- 2025-01-15 13510119*** 10KB 4.5
- 2025-01-15 13510119*** 17KB 4.5
- 2025-01-15 13510119*** 498KB 5
- 2025-01-14 13438009*** 3.6MB 4.5
- 2025-01-14 13438009*** 14.7MB 4.5
- 2025-01-14 13438009*** 7.9MB 4.5
- 2025-01-14 13438009*** 5.2MB 4.5
- 2025-01-14 13438009*** 38KB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买