流水线处理器中Cache模块的设计

流水线处理器中Cache模块的设计

90 4.4
32 2021-04-28
pdf | 1.2MB | 6页
正文 简介
流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥。文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计。分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现。最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
张驰***
张驰***
服务: 4.3
数据量: 5
人气: 58
擅长:土建 装饰 园林 电气

您可能感兴趣

原价: 100 积分
立即购买