基于FPGA的雷达恒虚警模块的设计

基于FPGA的雷达恒虚警模块的设计

94 4.6
21 2021-04-28
pdf | 646KB | 4页
正文 简介
恒虚警处理技术可以使雷达在保持较高发现概率的同时,降低虚警概率。为了提高机载雷达在杂波与噪声背景条件下发现目标的能力,针对复杂统计模型应用的局限性,提出了一种基于FPGA的恒虚警模块的设计思想,并在软件平台环境下,对设计方法的可行性进行了仿真验证。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
qq58716***
qq58716***
服务: 4.5
数据量: 4
人气: 174
擅长:装饰 市政 电气

您可能感兴趣

原价: 100 积分
立即购买

老客限时专享

优惠券专享

恭喜您获得500元优惠券