基于通用开关盒的FPGA互连结构低功耗设计

基于通用开关盒的FPGA互连结构低功耗设计

101 4.4
32 2021-04-28
pdf | 635KB | 8页
正文 简介
为了降低FPGA互连结构的功耗,针对目前FPGA普遍采用的通用互连结构,提出了快速结构评估框架—FDPAef,建立了功耗延时积的逐级优化步骤.在新型的通用开关盒互连结构(GSB)基础上,使用该评估框架对各种结构参数进行评估和优化,得到一种低功耗的GSB结构.经过MCNC基准电路测试实验表明,相比传统的CB/SB互连结构,优化得到的GSB结构能够使FPGA功耗延时积下降9.9%,面积下降10.7%.
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
浪子小刀***
浪子小刀***
服务: -
数据量: 4
人气: -
擅长:电气 给排水 暖通

您可能感兴趣

原价: 100 积分
立即购买