基于FPGA的可重构视频编码器设计
基于FPGA的可重构视频编码器设计
75 4.5
30 2021-09-10
pdf | 524KB | 未知
正文 简介
针对现场可编程门阵列(FPGA)平台,提出可重构视频编码(RVC)的硬件实现方案.为提高系统吞吐量和功能单元(FU)的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
wenqing***
服务： 4.7
数据量： 5
人气： 165
擅长：土建 市政
热门商品
- 2025-01-15 13510119*** 10KB 4.5
- 2025-01-15 13510119*** 17KB 4.5
- 2025-01-15 13510119*** 498KB 5
- 2025-01-14 13438009*** 3.6MB 4.5
- 2025-01-14 13438009*** 14.7MB 4.5
- 2025-01-14 13438009*** 7.9MB 4.5
- 2025-01-14 13438009*** 5.2MB 4.5
- 2025-01-14 13438009*** 38KB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买