基于FPGA单指令浮点乘法自主控制器设计

102 4.5

31 2021-09-10

pdf | 303KB | 未知

正文简介

为实现一种多浮点操作数乘法运算的自主运算控制器,提出了一种基于FPGA并行操作的硬连接电路的多浮点数乘法运算控制器及其时序控制的方法,该控制器对一条多浮点操作数乘法运算指令的命令字和多浮点操作数连续写入并存储,在内部时序脉冲作用下,可以自主完成读出浮点操作数执行乘法运算,写入存储多浮点操作数过程与执行乘法运算命令的过程能够并行进行;在控制器执行乘法运算命令过程中,系统可以读出执行命令过程中的中间结果和最终运算结果;论述了该控制器的电路构成和基本原理,分析命令字与多操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率为250MHz,从输入到输出端口最小延时是3.185ns,最大延时是15.336ns,且能够自主完成浮点数乘法运算。

*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。

gaojunzhu***

服务： -

数据量： 8

人气： -

擅长：土建给排水暖通

您可能感兴趣

原价: 100 积分

开通会员

立即购买

最新上传

热门商品

您可能感兴趣

老客限时专享

优惠券专享