基于CPS1848的SRIO总线交换模块设计
基于CPS1848的SRIO总线交换模块设计
81 4.4
21 2021-09-10
pdf | 125KB | 未知
正文 简介
随着处理器运算能力的不断提高,处理器之间的数据传输交换成为了制约系统性能的关键因素之一,在采用SRIO总线的数字信号并行处理系统中,SRIO总线交换模块就显得很重要。为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源模块和时钟模块,设计了一种SRIO总线交换模块。通过DSP与FPGA之间的数据传输实验,验证了SRIO交换模块进行数据传输的性能,并分析了实测值与理论值存在差异的原因,为高速信号处理平台的设计研制提供了技术支撑,也为信号处理方案设计提供了参考依据。
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
iiscon***
服务： 4.8
数据量： 5
人气： 4663
擅长：电气 给排水 暖通
热门商品
- 2025-01-15 13510119*** 10KB 4.5
- 2025-01-15 13510119*** 17KB 4.5
- 2025-01-15 13510119*** 498KB 5
- 2025-01-14 13438009*** 3.6MB 4.5
- 2025-01-14 13438009*** 14.7MB 4.5
- 2025-01-14 13438009*** 7.9MB 4.5
- 2025-01-14 13438009*** 5.2MB 4.5
- 2025-01-14 13438009*** 38KB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
- 2025-01-14 13438009*** 1.0MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买