基于快速编码算法的QC-LDPC码编码器设计与实现
基于快速编码算法的QC-LDPC码编码器设计与实现
110 4.7
27 2021-09-20
pdf | 113KB | 4页
正文 简介
该文设计了一种低复杂度编码器并对其进行了硬件实现。该编码器针对具有准循环结构的LDPC码,利用快速迭代编码算法,在设计中只需简单的循环移位以及异或操作就可实现,因此具有较低的编码复杂度。同时针对(528,264)的QC-LDPC码,在Xilinx公司Virtex6系列的xc6vsx130t芯片上实现了该编码器设计,经过ISE软件布局布线后,结果显示编码器只消耗了280个slices资源,而编码吞吐量达到了147.168Mbps。另外利用时序仿真软件Isim进行验证,结果显示输出比输入只延迟了7个时钟,可见该算法的编码速度比较快。
对不起，您暂无在线预览权限，如需浏览请
立即登录*温馨提示：该数据为用户自主上传分享，如有侵权请举报或联系客服：400-823-1298处理。
lili7334***
服务： -
数据量： 4
人气： -
擅长：土建 装饰 园林 电气
热门商品
- 2023-04-21 BUHb313534361*** 24KB 4.5
- 2023-04-21 BUHb313534361*** 42KB 4.5
- 2023-04-14 BUHb313534361*** 44KB 4.5
- 2023-04-12 chenzhipan20010*** 90KB 4.5
- 2023-04-12 chenzhipan20010*** 52KB 5
- 2023-03-06 18826288*** 576KB 5
- 2023-02-14 18826288*** 1.5MB 5
- 2022-09-16 Hc4Bq15738896*** 15KB 5
- 2022-09-07 jiang2*** 39KB 4.5
- 2022-09-07 jiang2*** 10.3MB 4.5
您可能感兴趣
50
原价:
100 积分
立即购买