基于VHDL语言的作息时间控制器设计

基于VHDL语言的作息时间控制器设计

95 4.4
36 2021-09-22
pdf | 98KB | 2页
正文 简介
针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析。
*温馨提示:该数据为用户自主上传分享,如有侵权请举报或联系客服:400-823-1298处理。
sml***
sml***
服务: -
数据量: 3
人气: -
擅长:土建 装饰 园林 电气

您可能感兴趣

原价: 100 积分
立即购买