文章设计了一种适用于星载IP交换机的队列管理器,给出了队列管理器的结构和组播实现方式。采用Verilog HDL硬件描述语言实现了整个电路,使用ModelSim SE 10.2c对主要电路模块进行了仿真与分析,验证了系统设计的正确性。使用Xilinx公司的FPGA实现时,队列管理器共占用了1 477个LUTs和48个块RAM,主要逻辑资源消耗可满足三模冗余的设计需求。
文章设计了一种适用于星载IP交换机的队列管理器,给出了队列管理器的结构和组播实现方式。采用Verilog HDL硬件描述语言实现了整个电路,使用ModelSim SE 10.2c对主要电路模块进行了仿真与分析,验证了系统设计的正确性。使用Xilinx公司的FPGA实现时,队列管理器共占用了1 477个LUTs和48个块RAM,主要逻辑资源消耗可满足三模冗余的设计需求。